'166 和 'LS166A 8 位移位寄存器與大多數(shù)其他 TTL 邏輯系列兼容。所有 '166 和 'LS166A 輸入都經(jīng)過緩沖，以分別將驅(qū)動(dòng)要求降低到一個(gè) 54/74 系列或 54LS/74LS 系列標(biāo)準(zhǔn)負(fù)載。輸入鉗位二極管最大限度地減少開關(guān)瞬態(tài)并簡(jiǎn)化系統(tǒng)設(shè)計(jì)。
這些并行輸入或串行輸入、串行輸出移位寄存器在單片芯片上具有 77 個(gè)等效門的復(fù)雜性。它們具有門控時(shí)鐘輸入和壓倒一切的清除輸入。并行輸入或串行輸入模式由移位/加載輸入建立。當(dāng)為高電平時(shí)，此輸入啟用串行數(shù)據(jù)輸入，并耦合八個(gè)觸發(fā)器，以便與每個(gè)時(shí)鐘脈沖進(jìn)行串行移位。低電平時(shí)，并行（寬邊）數(shù)據(jù)輸入被啟用，同步加載發(fā)生在下一個(gè)時(shí)鐘脈沖上。在并行加載期間，串行數(shù)據(jù)流被禁止。時(shí)鐘是在時(shí)鐘脈沖的低電平到高電平邊沿上通過一個(gè)兩輸入正或非門完成的，允許一個(gè)輸入用作時(shí)鐘使能或時(shí)鐘抑制功能。將任一時(shí)鐘輸入保持為高電平會(huì)抑制時(shí)鐘；保持任一低電平啟用另一個(gè)時(shí)鐘輸入。當(dāng)然，這允許系統(tǒng)時(shí)鐘自由運(yùn)行，并且可以根據(jù)命令與其他時(shí)鐘輸入一起停止寄存器。只有在時(shí)鐘輸入為高電平時(shí)，時(shí)鐘禁止輸入才應(yīng)更改為高電平。緩沖的直接清除輸入覆蓋所有其他輸入，包括時(shí)鐘，并將所有觸發(fā)器設(shè)置為零。
